全部科目 > 嵌入式系统设计师 >
2013年下半年 上午试卷 综合知识
第 28 题
知识点 DRAM   RAM   SD   控制器  
关键词 32位   RAM   控制器   嵌入式处理器   字节编址   处理器   嵌入式  
章/节 计算机组成及主要部件的基本工作原理   嵌入式系统的存储体系  
 
 
某按字节编址的嵌入式处理器在进行存储电路设计时,其SDRAM为32位宽,外围设备SDRAM的地址线A0应该和处理器SDRAM控制器的(28)地址线相连。
 
  A.  A0
 
  B.  A1
 
  C.  A2
 
  D.  A3
 
 




 
 
相关试题     CPU的组成 

  第29题    2009年下半年  
计算机系统总线包括①地址总线、②数据总线和③控制总线。若采用DMA方式传送数据,则DMA控制器应对(29)进行控制。

  第3题    2019年下半年  
(3)不是采用MVC(模型-视图-控制器)体系结构进行软件系统开发的优点。

  第26题    2011年下半年  
数字计算机的组成一般如图所示,主要包括运算器、存储器、控制器以及各种外部输入输出设备的适配器,它们之间由系统总线进行互连。通常把(26)称为中央处理器。

相关试题     RAM和ROM的种类与选型 

  第47题    2012年下半年  
某嵌入式系统主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2KX8位的ROM芯片和4KX4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是(47)。

  第30题    2009年下半年  
某SRAM芯片的容量为512X8位,除电源端和接地端外,该芯片引出线的最小数目应为(30)。

  第29题    2010年下半年  
对于一块具有15条地址线、16条双向数据线的SRAM,其容暈为(29)。

相关试题     RAM 

  第24题    2014年下半年  
嵌入式微处理器MPU—般是通过地址总线(AB)、数据总线(DB)和控制总线(CB)三条总线同外围的ROM存储器、RAM存储器及I/O接口电路相连进行工作,下图为其典型的基本结构,①应该是(24)。..

  第47题    2012年下半年  
某嵌入式系统主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2KX8位的ROM芯片和4KX4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是(47)。

  第28题    2010年下半年  
静态读/写存储器(SRAM)6264芯片写入数据的过在芯片的Ao〜A12端加上要写入单元的地址,在DQ〜D12端加上要写入的数据,使的电平(28)。

相关试题     磁盘、光盘等存储介质 

  第26题    2010年下半年  
汇编语言中的CMP比较指令所设置标志位的不同状态,代表着两个操作数的不同关系。当两个无符号数进行比较,则在比较指令之后,可以根据CF标志位的状态来判断两个数的大小,如在“CMPAX,BX&r..

  第14题    2010年下半年  

10000张分辨率为1024X768的真彩(32位)图片刻录到DVD光盘上,假设每张光盘可以存放4GB的信息,则需要(14)张光盘。


  第22题    2012年下半年  
设文件索引节点中有8个地址项,每个地址项大小为4字节,其中5个地址项为直接地址索引,2个地址项是一级间接地址索引,1个地址项是二级间接地址索引,磁盘索引块和磁盘数据块大小均为1KB字节。若..

 
知识点讲解
· DRAM
· RAM
· SD
· 控制器
 
        DRAM
        DRAM将每个位存储为对一个电容的充电,每个单元由一个电容和一个访问晶体管组成。当DRAM存储器单元中的电容非常小,它被干扰之后很难恢复,也有很多原因会造成电容漏电,因此为了避免存储信息的丢失,必须定时地给电容补充电荷。通常把这种操作称为“刷新”或“再生”,因此DRAM内部要有刷新控制电路,其操作也比静态RAM复杂。尽管如此,由于DRAM存储单元的结构非常简单,所用元器件少且功耗低,可以制造得很密集,已成为大容量RAM的主流产品。
        DRAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息,但由于栅极电容的容量很小,而漏电流又不可能绝对等于0,所以电荷保存的时间有限。为了避免存储信息的丢失,必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”,因此DRAM内部要有刷新控制电路,其操作也比静态RAM复杂。
        DRAM必须定时不断刷新,以保证所存储的信息不会丢失,这或许是称之为动态的原因。初始加电时,其状态是随机的。写入新的状态,原来的旧状态就消失了。新状态会一直维持到写入新的状态为止。在电路上加上电源不进行读写及刷新操作时,只是保持在加电状态下,电路中没有晶体管导通,也就没有电流流过(会有极其微小的漏电流存在),也就没有功率消耗(或功耗可忽略不计)。因此,DRAM的功耗非常小,其集成度可做的很高,当前的一块DRAM芯片的集成度可达GB级别。
        常说的内存条,就是由DRAM构成。随着时间发展,DRAM经历若干代变更,早期的PM DRAM、EDO DRAM均已淘汰,目前仍在使用的主要是SDRAM和DDR SDRAM。
 
        RAM
        易失性存储设备的代表是随机存取存储器(Random Access Memory,RAM)。在计算机存储体系结构中,RAM是与CPU直接交换数据的内部存储器,也叫主存或内存,其内部结构图如下图2-12所示。
        
        RAM结构图
        RAM电路由地址译码器、存储矩阵和读写控制电路三部分组成,如上图所示。存储矩阵由触发器排列而成,每个触发器能存储一位数据(0/1)。通常将每一组存储单元编为一个地址,存放一个“字”;每个字的位数等于这组单元的数目。存储器的容量以“字数×位数”表示。地址译码器将每个输入的地址代码译成高(或低)电平信号,从存储矩阵中选中一组单元,使之与读写控制电路接通。在读写控制信号的配合下,将数据读出或写入。
        RAM的特点之一就是随机读写,其含义指的是当RAM存储器中的数据被读取或写入时,所需要的时间与这段信息所在位置或所写入位置是无关的。
        RAM的读写速度很快,几乎是所有访问设备中写入和读取速度最快的,通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
        RAM存储器在断电时将丢失其存储内容,所以称为易失性存储设备,其主要用于存储短时间使用的程序。易失性和RAM的结构有关:随机存取存储器依赖电容器存储数据。电容器充满电后代表1(二进制),未充电的代表0。由于电容器或多或少有漏电的情形,若不作特别处理,数据会渐渐随时间流失。刷新是指定期读取电容器的状态,然后按照原来的状态重新为电容器充电,弥补流失电荷。需要刷新就解释了随机存取存储器的易失性。
        按照RAM存储单元的工作原理,RAM又分为静态随机存储器(Static RAM,SRAM)和动态随机存储器(Dynamic RAM,DRAM)。
               SRAM
               静态存储单元是在静态触发器的基础上附加门控管而构成的。因此,它是靠触发器的自保功能存储数据的。SRAM将每个位存储在一个双稳态存储器单元,每个单元用一个六晶体管电路实现。
               数据一旦写入,其信息就稳定的保存在电路中等待读出。无论读出多少次,只要不断电,此信息会一直保持下去。SRAM初始加电时,其状态是随机的。写入新的状态,原来的旧状态就消失了。新状态会一直维持到写入新的状态为止。
               在电路工作时,即使不进行读写操作,只要保持在加电状态下,电路中就一定有晶体管导通,就一定就有电流流过,带来功率消耗。因此与DRAM相比,SRAM功耗较大,集成度不能做得很高。
               高速缓存Cache一般采用SRAM。高速缓冲存储器是存在于主存与CPU之间的一级存储器,由静态存储芯片(SRAM)组成,容量比较小但速度比主存高得多,接近于CPU的速度。
               DRAM
               DRAM将每个位存储为对一个电容的充电,每个单元由一个电容和一个访问晶体管组成。当DRAM存储器单元中的电容非常小,它被干扰之后很难恢复,也有很多原因会造成电容漏电,因此为了避免存储信息的丢失,必须定时地给电容补充电荷。通常把这种操作称为“刷新”或“再生”,因此DRAM内部要有刷新控制电路,其操作也比静态RAM复杂。尽管如此,由于DRAM存储单元的结构非常简单,所用元器件少且功耗低,可以制造得很密集,已成为大容量RAM的主流产品。
               DRAM的存储矩阵由动态MOS存储单元组成。动态MOS存储单元利用MOS管的栅极电容来存储信息,但由于栅极电容的容量很小,而漏电流又不可能绝对等于0,所以电荷保存的时间有限。为了避免存储信息的丢失,必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”,因此DRAM内部要有刷新控制电路,其操作也比静态RAM复杂。
               DRAM必须定时不断刷新,以保证所存储的信息不会丢失,这或许是称之为动态的原因。初始加电时,其状态是随机的。写入新的状态,原来的旧状态就消失了。新状态会一直维持到写入新的状态为止。在电路上加上电源不进行读写及刷新操作时,只是保持在加电状态下,电路中没有晶体管导通,也就没有电流流过(会有极其微小的漏电流存在),也就没有功率消耗(或功耗可忽略不计)。因此,DRAM的功耗非常小,其集成度可做的很高,当前的一块DRAM芯片的集成度可达GB级别。
               常说的内存条,就是由DRAM构成。随着时间发展,DRAM经历若干代变更,早期的PM DRAM、EDO DRAM均已淘汰,目前仍在使用的主要是SDRAM和DDR SDRAM。
               DDR SDRAM
               双倍速率同步动态随机存储器(Double Data Rate SDRAM,DDR SDRAM)。通常人们习惯称之为DDR。DDR内存是在SDRAM内存基础上发展而来的,仍然沿用SDRAM生产体系。
               内存主频和CPU主频一样,习惯上被用来表示内存的速度,它代表着该内存所能达到的最高工作频率。内存主频是以MHz(兆赫)为单位来计量的。内存主频越高在一定程度上代表着内存所能达到的速度越快。内存主频决定着该内存最高能在什么样的频率正常工作。
 
        SD
        SD卡(Secure Digital Memory Card)是一种基于半导体快闪记忆器的新一代记忆设备。SD卡由日本松下、东芝及美国SanDisk公司于1999年8月共同开发研制。大小犹如一张邮票的SD记忆卡,重量只有2g,但却拥有高记忆容量、快速数据传输率、极大的移动灵活性以及很好的安全性。
        SD卡在24mm×32mm×2.1mm的体积内结合了SanDisk快闪记忆卡控制与MLC(Multilevel Cell)技术和Toshiba(东芝)0.16μ及0.13μ的NAND技术,通过9针的接口界面与专门的驱动器相连接,不需要额外的电源来保持其上记忆的信息。而且它是一体化固体介质,没有任何移动部分,所以不用担心机械运动的损坏。
 
        控制器
        运算器只能完成运算,而控制器用于控制整个CPU的工作,它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行,而且要能够处理异常事件。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
        指令控制逻辑要完成取指令、分析指令和执行指令的操作,其过程分为取指令、指令译码、按指令操作码执行、形成下一条指令地址等步骤。
        (1)指令寄存器(IR)。当CPU执行一条指令时,先把它从内存储器取到缓冲寄存器中,再送入IR暂存,指令译码器根据IR的内容产生各种微操作指令,控制其他的组成部件工作,完成所需的功能。
        (2)程序计数器(PC)。PC具有寄存信息和计数两种功能,又称为指令计数器。程序的执行分两种情况,一是顺序执行,二是转移执行。在程序开始执行前,将程序的起始地址送入PC,该地址在程序加载到内存时确定,因此PC的内容即是程序第一条指令的地址。执行指令时,CPU自动修改PC的内容,以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的,所以修改的过程通常只是简单地对PC加1。当遇到转移指令时,后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到,或者根据转移指令给出的直接转移的地址得到。
        (3)地址寄存器(AR)。AR保存当前CPU所访问的内存单元的地址。由于内存和CPU存在着操作速度上的差异,所以需要使用AR保持地址信息,直到内存的读/写操作完成为止。
        (4)指令译码器(ID)。指令包含操作码和地址码两部分,为了能执行任何给定的指令,必须对操作码进行分析,以便识别所完成的操作。指令译码器就是对指令中的操作码字段进行分析解释,识别该指令规定的操作,向操作控制器发出具体的控制信号,控制各部件工作,完成所需的功能。
        时序控制逻辑要为每条指令按时间顺序提供应有的控制信号。总线逻辑是为多个功能部件服务的信息通路的控制电路。中断控制逻辑用于控制各种中断请求,并根据优先级的高低对中断请求进行排队,逐个交给CPU处理。



更多复习资料
请登录电脑版软考在线 www.rkpass.cn

京B2-20210865 | 京ICP备2020040059号-5
京公网安备 11010502032051号 | 营业执照
 Copyright ©2000-2023 All Rights Reserved
软考在线版权所有