全部科目 > 软件设计师 >
2011年下半年 上午试卷 综合知识
第 6 题
知识点 CPU的组成   CPU   译码器  
关键词 CPU   译码器   译码  
章/节 计算机硬件基础知识  
 
 
CPU译码器的主要作用是进行(6)。
 
  A.  地址译码
 
  B.  指令译码
 
  C.  数据译码
 
  D.  选择多路数据至ALU
 
 




 
 
相关试题     中央处理单元 

  第1题    2012年下半年  
在CPU中,(1)不仅要保证指令的正确执行,还要能够处理异常事件。

  第1题    2009年下半年  
以下关于CPU的叙述中,错误的是(1)。

  第1题    2016年下半年  
在程序运行过程中,CPU需要将指令从内存中取出并加以分析和执行。CPU依据(1)来区分在内存中以二进制编码形式存放的指令和数据。

 
知识点讲解
· CPU的组成
· CPU
· 译码器
 
        CPU的组成
        CPU主要由运算器、控制器、寄存器组和内部总线等部件组成。
        1)运算器
        运算器由算术逻辑单元(Arithmetic and Logic Unit,ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成,它是数据加工处理部件,完成计算机的各种算术和逻辑运算。相对控制器而言,运算器接受控制器的命令而进行动作,即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的,所以它是执行部件。运算器有以下两个主要功能。
        (1)执行所有的算术运算,如加、减、乘、除等基本运算及附加运算。
        (2)执行所有的逻辑运算并进行逻辑测试,如与、或、非、零值测试或两个值的比较等。
        下面简要介绍运算器各部件的组成和功能。
        (1)算术逻辑单元。ALU是运算器的重要组成部件,负责处理数据,实现对数据的算术运算和逻辑运算。
        (2)累加寄存器(AC)。AC通常简称为累加器,它是一个通用寄存器。其功能是当运算器的算术逻辑单元执行算术或逻辑运算时,为ALU提供一个工作区。
        (3)数据缓冲寄存器(DR)。在对内存储器进行读写操作时,用DR暂时存放由内存储器读写的一条指令或一个数据字,并将不同时间段内读写的数据隔离开来。
        (4)程序状态字寄存器(PSW)。PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码和内容,主要分为状态标志和控制标志,如运算结果进位标志(C)、运算结果溢出标志(V)、运算结果为0标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)和单步标志等。这些标志通常分别由一位触发器保存,保存了当前指令执行完成之后的状态。通常,一个算术操作产生一个运算结果,而一个逻辑操作则产生一个判决。
        2)控制器
        运算器只能完成运算,而控制器用于控制整个CPU的工作,它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行,而且要能够处理异常事件。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
        (1)指令寄存器(IR)。当CPU执行一条指令时,先把它从内存储器取到缓冲寄存器中,再送入IR暂存,指令译码器根据IR的内容产生各种微操作指令,控制其他的组成部件工作,从而完成所需的功能。
        (2)程序计数器(PC)。PC具有寄存信息和计数两种功能,又称为指令计数器。程序的执行分为两种情况,一种是顺序执行,另一种是转移执行。在程序开始执行前,将程序的起始地址送入PC,该地址在程序加载到内存时确定,因此PC的内容即是程序第一条指令的地址。执行指令时,CPU将自动修改PC的内容,以便使其保存的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的,所以修改的过程通常只是简单地对PC加1。当遇到转移指令时,后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到,或者根据转移指令给出的直接转移的地址得到。
        (3)地址寄存器(AR)。AR保存当前CPU所访问的内存单元的地址。由于内存和CPU存在操作速度上的差异,所以需要使用AR保存地址信息,直到内存的读/写操作完成为止。
        (4)指令译码器(ID)。指令分为操作码和地址码两部分,为了能执行任何给定的指令,必须对操作码进行分析,以便识别所完成的操作。指令译码器就是对指令中的操作码字段进行分析和解释,识别该指令规定的操作,向操作控制器发出具体的控制信号,控制各部件工作,从而完成所需的功能。
        3)寄存器组
        寄存器组可分为专用寄存器和通用寄存器。运算器和控制器中的寄存器是专用寄存器,其作用是固定的。通用寄存器用途广泛并可由程序员规定其用途,其数目因处理器不同而有所差异。
        4)内部总线
        内部总线(Internal Bus)将处理器的所有结构单元内部相连。它的宽度可以是8位、16位、32位或64位。
        目前比较流行的内部总线技术有以下几种。
        (1)I2C总线。
        I2C(Inter-Integrated Circuit,内部集成电路)总线10多年前由Philips公司推出,是近年来在微电子通信控制领域广泛采用的一种新型总线标准。它是同步通信的一种特殊形式,具有接口线少、控制方式简化、器件封装体积小、通信速率较高等优点。在主从通信中,可以有多个I2C总线器件同时接到I2C总线上,通过地址来识别通信对象。
        (2)SPI总线。
        串行外围设备接口(Serial Peripheral Interface,SPI)总线技术是Motorola(摩托罗拉)公司推出的一种同步串行接口。Motorola公司生产的绝大多数MCU(微控制器)都配有SPI硬件接口,如68系列MCU。SPI总线是一种三线同步总线,因其硬件功能很强,所以,与SPI有关的软件就相当简单,使CPU有更多的时间处理其他事务。
        (3)SCI总线。
        串行通信接口(Serial Communication Interface,SCI)也是由Motorola公司推出的。它是一种通用异步通信接口UART,与MCS-51的异步通信功能基本相同。
 
        CPU
        CPU即中央处理器,它是计算机系统的核心部分。刚才所列的系统性能评价指标都是围绕CPU的。当然,这些指标的评价结果是建立在CPU与其他系统部件(如内存)的协同工作的基础上的。单就CPU而言,考察它在系统中的工作性能要关注CPU利用率、队列长度、每秒中断次数,等。
 
        译码器
        译码器又称为解码器(decoder),译码器是一种多输入多输出的组合逻辑网络,它有n个输入端,m个输出端。与译码器对应的是编码器(encoder),它实现的是译码器的逆功能。译码器的框图如下图所示。
        
        译码器
        每输入一个n位的二进制代码,在m个输出端中最多有一个有效。译码器的输入端和输出端之间应满足下列关系:
        m≤2n
        m=2n时,称为全译码;当m<2n时,称为部分译码。



更多复习资料
请登录电脑版软考在线 www.rkpass.cn

京B2-20210865 | 京ICP备2020040059号-5
京公网安备 11010502032051号 | 营业执照
 Copyright ©2000-2023 All Rights Reserved
软考在线版权所有