|
|
|
|
知识路径： > 嵌入式系统硬件基础知识 > 数字电路基础 > 组合逻辑电路和时序逻辑电路 > 组合逻辑电路和时序逻辑电路 >
|
|
|
被考次数：2次
|
|
|
被考频率：
低频率
|
|
|
总体答错率：
46%
|
|
知识难度系数：
|
|
|
考试要求：
掌握
|
|
|
相关知识点：5个
|
|
|
|
|
所谓组合逻辑电路，是指该电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前电路的状态无关。组合逻辑电路一般由门电路组成，不含记忆元器件，输入与输出之间无反馈。常用的组合逻辑电路有译码器和多路选择器等。
|
|
|
|
|
|
由于组合电路中不包含任何存储单元，所以组合电路的输出值可由当前输入值完全确定。这种确定的对应关系可以由真值表（true table）来描述。例如，对于有n个输入的逻辑电路，对应的真值表有2n种输入组合，每一种输入组合表示一组输入状态集，分别对应一个确定的输出。
|
|
|
|
通常，真值表能够完全描述任何一种组合逻辑函数，但是表的大小随着输入个数的增加呈指数增长，而且不够清晰。
|
|
|
|
|
|
描述逻辑函数的另外一种方法是逻辑表达式，可以通过布尔代数（Boolean algebra）实现。布尔代数中有3种典型的操作符：OR、AND和NOT。
|
|
|
|
.OR（“或”）操作符，记为“+”，也称为逻辑和（logical sum）。如A+B，若A和B中至少有一位为1时，则结果为1。
|
|
|
|
.AND（“与”）操作符，记为“·”，也称为逻辑乘（logical product）。如A·B，当且仅当输入值都为1时，其结果才为1。
|
|
|
．NOT（“非”）操作符，记为“ ”，也称为逻辑非。当输入为0时，输出为1；当输入为1时，输出为0。
|
|
|
|
|
|
门电路可以实现基本的逻辑功能。基本的门电路如下图所示，包括与门、或门和非门。
|
|
|
|
|
|
|
|
通常在信号的输入或输出端加上一个“。”表示对输入／输出信号取非。任何一个逻辑表达式都可以用与门、非门和或门的组合来表示。如果允许某个门电路取非，那么任何一个逻辑图函数都可以仅用与门或仅用或门实现。常见的两种反向门电路为NOR和NAND，它们分别对应或门、与门的取非。NOR和NAND的门电路称为全能门电路，因为任何一种逻辑函数可以用这种门电路得以实现。
|
|
|
|
|
|
译码器又称为解码器（decoder），译码器是一种多输入多输出的组合逻辑网络，它有n个输入端，m个输出端。与译码器对应的是编码器（encoder），它实现的是译码器的逆功能。译码器的框图如下图所示。
|
|
|
|
|
|
|
|
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。译码器的输入端和输出端之间应满足下列关系：
|
|
|
|
|
|
m=2n时，称为全译码；当m<2n时，称为部分译码。
|
|
|
|
|
|
数据选择器又称多路开关，它是以“与或”门或“与或非”门为主的电路。它可以在选择信号的作用下，从多个输入通道中选择某一个通道的数据作为输出。常见的数据选择器有二选一、四选一、八选一、十六选一等。
|
|
|
|
数据选择器除有选择输入信号的功能外，还可利用它实现任意组合逻辑函数。例如四选一的数据选择器可以实现三个变量的组合逻辑函数，2n个数据输入的多路选择器可实现n+1个变量的组合逻辑函数。
|
|
|
|
数据分配器又称多路分配器，它有一个输入端和多个输出端，其逻辑功能是将一个输入端的信号送至多个输出端中的某一个，简称DMUX，作用与MUX正好相反。数据分配器的核心部分实际上是一个带有使能端的全译码器，可以把数据分配器理解为是输出受X控制的译码器。
|
|
|
