|
|
|
|
知识路径： > 计算机系统基础知识 > 计算机组成及主要部件的基本工作原理 > CPU的组成和基本工作原理 > 中央处理单元 > CPU的组成 >
|
|
|
被考次数：4次
|
|
|
被考频率：
中频率
|
|
|
总体答错率：
40%
|
|
知识难度系数：
|
|
|
考试要求：
掌握
|
|
|
相关知识点：3个
|
|
|
|
|
运算器由算术逻辑单元（Arithmetic and Logic Unit，ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器等组成，它是数据加工处理部件，用于完成计算机的各种算术和逻辑运算。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器有如下两个主要功能。
|
|
|
|
（1）执行所有的算术运算，例如加、减、乘、除等基本运算及附加运算。
|
|
|
|
（2）执行所有的逻辑运算并进行逻辑测试，例如与、或、非、零值测试或两个值的比较等。
|
|
|
|
|
|
（1）算术逻辑单元（ALU）。ALU是运算器的重要组成部件，负责处理数据，实现对数据的算术运算和逻辑运算。
|
|
|
|
（2）累加寄存器（AC）。AC通常简称为累加器，它是一个通用寄存器，其功能是当运算器的算术逻辑单元执行算术或逻辑运算时，为ALU提供一个工作区。例如，在执行一个减法运算前，先将被减数取出暂存在AC中，再从内存储器中取出减数，然后同AC的内容相减，将所得的结果送回AC中。运算的结果是放在累加器中的，运算器中至少要有一个累加寄存器。
|
|
|
|
（3）数据缓冲寄存器（DR）。在对内存储器进行读／写操作时，用DR暂时存放由内存储器读／写的一条指令或一个数据字，将不同时间段内读／写的数据隔离开来。DR的主要作用为：作为CPU和内存、外部设备之间数据传送的中转站；作为CPU和内存、外围设备之间在操作速度上的缓冲；在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。
|
|
|
|
（4）状态条件寄存器（PSW）。PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，主要分为状态标志和控制标志，例如运算结果进位标志（C）、运算结果溢出标志（V）、运算结果为0标志（Z）、运算结果为负标志（N）、中断标志（I）、方向标志（D）和单步标志等。这些标志通常分别由1位触发器保存，保存了当前指令执行完成之后的状态。通常，一个算术操作产生一个运算结果，而一个逻辑操作产生一个判决。
|
|
|
