|
|
|
|
知识路径： > 嵌入式系统硬件基础知识 > 嵌入式微处理基础 > 嵌入式微处理器的异常与中断 > 中断 > 可屏蔽中断、不可屏蔽中断 >
|
|
|
被考次数：2次
|
|
|
被考频率：
低频率
|
|
|
总体答错率：
40%
|
|
知识难度系数：
|
|
|
考试要求：
掌握
|
|
|
相关知识点：4个
|
|
|
|
|
可屏蔽中断和不可屏蔽中断都属于外部中断，是由外部中断源引起的。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。
|
|
|
|
CPU一般设置两根中断请求输入线：可屏蔽中断请求INTR（Interrupt Require）和不可屏蔽中断请求NMI（Non Maskable Interrupt）。对于可屏蔽中断，除了受本身的屏蔽位控制外，还都要受一个总的控制，即CPU标志寄存器中的中断允许标志位IF（Interrupt Flag）的控制，IF位为1，可以得到CPU的响应，否则，得不到响应。IF位可以由用户控制，指令STI或Turbo C的Enable（）函数，将IF位置1（开中断），指令CLI或Turbo_c的Disable（）函数，将IF位清0（关中断）。
|
|
|
