|
|
|
|
知识路径： > 信息系统工程技术知识 > 计算机技术知识与网络知识 > 计算机系统功能、组成、及其相互关系 > 计算机组成 > 存储体系 >
|
|
|
被考次数：3次
|
|
|
被考频率：
中频率
|
|
|
总体答错率：
42%
|
|
知识难度系数：
|
|
|
考试要求：
了解
|
|
|
相关知识点：4个
|
|
|
|
|
Cache的功能是提高CPU数据输入输出的速率，突破所谓的“冯·诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由这种高速存储器组成，则会大大增加计算机的成本。因此通常在CPU和内存之间设置小容量的高速存储器Cache。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，就如同其存储系统容量与内存相当而访问速度近似于Cache。
|
|
|
|
使用Cache改善系统性能的依据是程序的局部性原理。依据局部性原理，把内存中访问概率高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容。如果有，则直接从Cache中读取；若没有，再从内存中读取该数据，然后同时送往CPU和Cache。如果CPU需要访问的内容大多都能在Cache中找到（称为访问命中），则可以大大提高系统性能。
|
|
|
|
如果以h代表对Cache的访问命中率（“1-h”称为失效率，或者称为未命中率），t1表示Cache的周期时间，t2表示内存的周期时间，在读操作中使用“Cache+主存储器”的系统的平均周期为t3。则：
|
|
|
|
|
|
系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。
|
|
|
|
当CPU发出访存请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问。这个过程称为Cache的地址映射。常见的映射方法有直接映射、相联映射和组相联映射。
|
|
|
|
当Cache产生了一次访问未命中之后，相应的数据应同时读入CPU和Cache。但是当Cache已存满数据后，新数据必须淘汰Cache中的某些旧数据。最常用的淘汰算法有随机淘汰法、先进先出淘汰法（FIFO）和近期最少使用淘汰法（LRU）。
|
|
|
|
因为需要保证缓存在Cache中的数据与内存中的内容一致，相对于读操作而言，Cache的写操作比较复杂，常用的有以下几种方法。
|
|
|
|
（1）写直达（Write Through）。当要写Cache时，数据同时写回内存，有时也称为写通。
|
|
|
|
（2）写回（Write Back）。CPU修改Cache的某一行后，相应的数据并不立即写入内存单元，而是当该行从Cache中被淘汰时才把数据写回到内存中。
|
|
|
|
（3）标记法。对Cache中的每一个数据设置一个有效位，当数据进入Cache后，有效位置1；而当CPU要对该数据进行修改时，数据只需写入内存并同时将该有效位清0。当要从Cache中读取数据时需要测试其有效位：若为1则直接从Cache中取数，否则从内存中取数。
|
|
|
