|
|
|
CPU主要由运算器、控制器、寄存器组和内部总线等部件组成，如下图所示。
|
|
|
|
|
|
|
|
|
|
运算器包括算术逻辑单元（Arithmetic and Logic Unit，ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器等，它是数据加工处理部件，完成所规定的各种算术和逻辑运算。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器有如下两个主要功能：
|
|
|
|
（1）执行所有的算术运算，如加、减、乘、除等基本运算及附加运算。
|
|
|
|
（2）执行所有的逻辑运算并进行逻辑测试，如与、或、非、零值测试或两个值的比较等。
|
|
|
|
|
|
（1）算术逻辑单元（ALU）。ALU是运算器的重要组成部件，负责处理数据，实现对数据的算术运算和逻辑运算。
|
|
|
|
（2）累加寄存器（AC）。AC通常简称为累加器，它是一个通用寄存器。其功能是当运算器的算术逻辑单元执行算术或逻辑运算时，为ALU提供一个工作区。例如，在执行一个减法运算前，先将被减数暂存在AC中，再从内存储器中取出减数，然后与AC的内容相减，所得的结果送回AC暂存。
|
|
|
|
（3）数据缓冲寄存器（DR）。在对内存储器进行读写操作时，用DR暂时存放由内存储器读写的一条指令或一个数据字，将不同时间段内读写的数据隔离开来。DR的主要作用为：作为CPU和内存、外部设备之间数据传送的中转站以及它们在操作速度上的缓冲；在单累加器结构的运算器中，数据缓冲寄存器还可兼作操作数寄存器。
|
|
|
|
（4）状态条件寄存器（PSW）。PSW保存根据算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，主要分为状态标志和控制标志，如运算结果进位标志（C）、运算结果溢出标志（V）、运算结果为0标志（Z）、运算结果为负标志（N）、中断标志（I）、方向标志（D）和单步标志等。这些标志通常分别由1位触发器保存，保存了当前指令执行完成之后的状态。通常，一个算术操作产生一个运算结果，而一个逻辑操作则产生一个判决。
|
|
|
|
|
|
控制器用于控制整个CPU的工作，它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
|
|
|
|
指令控制逻辑要完成取指令、分析指令和执行指令的操作，其过程分为取指令、指令译码、按指令操作码执行、形成下一条指令地址等步骤。控制器在工作过程中主要使用下述几个部件：
|
|
|
|
（1）指令寄存器（IR）。当CPU执行一条指令时，先把它从内存储器取到缓冲寄存器中，再送入IR暂存，指令译码器根据IR的内容产生各种微操作指令，控制其他部件协调工作，完成指令的功能。
|
|
|
|
（2）程序计数器（PC）。PC具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入PC，该地址在程序加载到内存时确定，因此PC的内容即是程序第一条指令的地址。执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量产生，或者根据转移指令给出的直接转移的地址产生，再送入PC。
|
|
|
|
（3）地址寄存器（AR）。AR保存当前CPU所访问的内存单元的地址。由于内存和CPU存在着操作速度上的差异，所以需要使用AR保持地址信息，直到内存的读／写操作完成为止。
|
|
|
|
（4）指令译码器（ID）。指令包含操作码和地址码两部分，为了能执行任何给定的指令，必须对操作码进行分析，以便识别要进行的操作。指令译码器就是对指令中的操作码字段进行分析解释，识别该指令规定的操作，向操作控制器发出具体的控制信号，控制各部件工作，完成所需的功能。
|
|
|
|
时序控制逻辑要为每条指令按时间顺序提供应有的控制信号。总线逻辑是为多个功能部件服务的信息通路的控制电路。中断控制逻辑用于控制各种中断请求，并根据优先级的高低对中断请求进行排队，逐个交给CPU处理。
|
|
|
|
|
|
寄存器组可分为专用寄存器和通用寄存器。运算器和控制器中的寄存器是专用寄存器，其作用是固定的。通用寄存器用途广泛并可由程序员规定其用途，其数目因处理器不同有所差异。
|
|
|
