|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
CPU包括运算器、控制器、寄存器三大部分，一般被集成在一个大规模集成芯片上，是计算机的核心部件，具有计算、控制、数据传送、指令译码及执行等重要功能，它直接决定了计算机的主要性能。其主要功能部件包括以下各部分。
|
|
|
|
|
|
运算器主要完成算术运算、逻辑运算和移位操作，主要部件有算术逻辑单元ALU、累加器ACC、标志寄存器、寄存器组、多路转换器和数据总线等。
|
|
|
|
|
|
控制器实现指令的读入、寄存、译码和在执行过程中有序地发出控制信号。其主要部件如下图所示。
|
|
|
|
|
|
|
|
.程序计数器（PC）：当程序顺序执行时，每取出一条指令，PC内容自动增加一个值，指向下一条要取的指令。
|
|
|
|
|
|
|
|
.状态／条件寄存器：用于保存指令执行完成后产生的条件码，另外还保存中断和系统工作状态等信息。
|
|
|
|
|
|
|
|
|
|
寄存器用于暂存寻址和计算过程的信息。CPU中的寄存器通常分为存放数据的寄存器、存放地址的寄存器、存放控制信息的寄存器、存放状态信息的寄存器和其他寄存器等类型。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
CPU即中央处理器，它是计算机系统的核心部分。刚才所列的系统性能评价指标都是围绕CPU的。当然，这些指标的评价结果是建立在CPU与其他系统部件（如内存）的协同工作的基础上的。单就CPU而言，考察它在系统中的工作性能要关注CPU利用率、队列长度、每秒中断次数，等。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
控制器是指挥、协调计算机各大部件工作的指挥中心。控制器工作的实质就是解释、执行指令。它每次从存储器中取出一条指令，经分析译码，产生一串微操作命令，发向各个执行部件并控制各部件，使整个计算机连续地、有条不紊地工作。
|
|
|
|
为了使计算机能够正确执行指令，CPU必须能够按正确的时序产生操作控制信号，这是控制器的主要任务。
|
|
|
|
|
|
|
|
|
|
（1）程序计数器（PC）。又称指令计数器或指令指针（IP），在某些类型的计算机中用来存放正在执行的指令地址；在大多数机器中则存放要执行的下一条指令的地址。指令地址的形成有两种可能：一是顺序执行的情况，每执行一条指令，程序计数器加“1”以形成下条指令的地址。该加“1”计数的功能，有的机器是PC本身具有的，也有的机器是借用运算器完成的；二是在某些条件下，需要改变程序执行的顺序，这常由转移类指令形成转移地址送到PC中，作为下条指令的地址。
|
|
|
|
（2）指令寄存器（IR）。用以存放现行指令，以便在整个指令执行过程中，实现一条指令的全部功能控制。
|
|
|
|
（3）指令译码器。又称操作码译码器，它对指令寄存器中的操作码部分进行分析解释，产生相应的控制信号提供给操作控制信号形成部件。
|
|
|
|
（4）脉冲源及启停控制线路。脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是周期、节拍和工作脉冲的基准信号。启停线路则是在需要的时候保证可靠地开放或封锁时钟脉冲，控制时序信号的发生与停止，实现对机器的启动与停机。
|
|
|
|
（5）时序信号产生部件。以时钟脉冲为基础，产生不同指令相对应的周期、节拍、工作脉冲等时序信号，以实现机器指令执行过程的时序控制。
|
|
|
|
（6）操作控制信号形成部件。综合时序信号、指令译码信息、被控功能部件反馈的状态条件信号等，形成不同指令所需要的操作控制信号序列。
|
|
|
|
（7）中断机构。实现对异常情况和某些外来请求的处理。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
运算器由算术逻辑单元（Arithmetic and Logic Unit，ALU）、累加寄存器、数据缓冲寄存器和状态条件寄存器等组成，它是数据加工处理部件，用于完成计算机的各种算术和逻辑运算。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器有如下两个主要功能。
|
|
|
|
（1）执行所有的算术运算，例如加、减、乘、除等基本运算及附加运算。
|
|
|
|
（2）执行所有的逻辑运算并进行逻辑测试，例如与、或、非、零值测试或两个值的比较等。
|
|
|
|
|
|
（1）算术逻辑单元（ALU）。ALU是运算器的重要组成部件，负责处理数据，实现对数据的算术运算和逻辑运算。
|
|
|
|
（2）累加寄存器（AC）。AC通常简称为累加器，它是一个通用寄存器，其功能是当运算器的算术逻辑单元执行算术或逻辑运算时，为ALU提供一个工作区。例如，在执行一个减法运算前，先将被减数取出暂存在AC中，再从内存储器中取出减数，然后同AC的内容相减，将所得的结果送回AC中。运算的结果是放在累加器中的，运算器中至少要有一个累加寄存器。
|
|
|
|
（3）数据缓冲寄存器（DR）。在对内存储器进行读／写操作时，用DR暂时存放由内存储器读／写的一条指令或一个数据字，将不同时间段内读／写的数据隔离开来。DR的主要作用为：作为CPU和内存、外部设备之间数据传送的中转站；作为CPU和内存、外围设备之间在操作速度上的缓冲；在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。
|
|
|
|
（4）状态条件寄存器（PSW）。PSW保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，主要分为状态标志和控制标志，例如运算结果进位标志（C）、运算结果溢出标志（V）、运算结果为0标志（Z）、运算结果为负标志（N）、中断标志（I）、方向标志（D）和单步标志等。这些标志通常分别由1位触发器保存，保存了当前指令执行完成之后的状态。通常，一个算术操作产生一个运算结果，而一个逻辑操作产生一个判决。
|
|
|
|
|
|
|
|
|
|
|
|
|
