在存储体系中位于主存与CPU之间的高速缓存（Cache）用于存放主存中部分信息的副本，主..

免费智能真题库 > 历年试卷 > 网络管理员 > 2018年下半年网络管理员上午试卷综合知识

第4题

知识点： Cache CPU 存储体系高速缓存高速缓存（Cache）

关键词： Cache CPU 存储体高速缓存主存章/节：硬件基础知识

在存储体系中位于主存与CPU之间的高速缓存（Cache）用于存放主存中部分信息的副本，主存地址与Cache地址之间的转换工作（）。

A. 由系统软件实现

B. 由硬件自动完成

C. 由应用软件实现

D. 由用户发出指令完成

相关试题：存储器的结构、特征分类

更多>

第4题 2018年上半年

50%

以下关于主流固态硬盘的叙述中，正确的是（）。

第4题 2011年下半年

56%

下列存储设备中，存取速度最快的是（4）。

第5题 2014年上半年

56%

在高速缓冲存储器（Cache）-主存层次结构中，地址映像以及和主存数据的交换由（5）完成。


知识点讲解
· Cache · CPU · 存储体系 · 高速缓存 · 高速缓存（Cache）

Cache

Cache的功能是提高CPU数据输入输出的速率，突破所谓的“冯.诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和内存之间设置小容量的高速存储器Cache。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与内存相当而访问速度近似Cache。

Cache基本原理

使用Cache改善系统性能的依据是程序的局部性原理。依据局部性原理，把内存中访问概率高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有，则直接从Cache中读取；若没有，再从内存中读取该数据，然后同时送往CPU和Cache。如果CPU需要访问的内容大多都能在Cache中找到（称为访问命中），则可以大大提高系统性能。

如果以h代表对Cache的访问命中率（“1-h”称为失效率，或者称为未命中率），t₁表示Cache的周期时间，t₂表示内存的周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t₃。则：

t₃=t₁×h+t₂×（1-h）

系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。

例如，设某计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为：

（2%×100ns+98%×10ns）+1/5×（5%×100ns+95%×10ns）=14.7ns

映射机制

当CPU发出访存请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问。这个过程被称为Cache的地址映射（映像）。在Cache的地址映射中，主存和Cache将均分成容量相同的块（页）。常见的映射方法有直接映射、全相联映射和组相联映射。

（1）直接映射。直接映射方式以随机存取存储器作为Cache存储器，硬件电路较简单。直接映射是一种多对一的映射关系，但一个主存块只能够复制到Cache的一个特定位置上去。

例如，某Cache容量为16KB（即可用14位表示），每块的大小为16B（即可用4位表示），则说明其可分为1024块（可用10位表示）。则主存地址的最低4位为Cache的块内地址，然后接下来的中间10位为Cache块号。如果内存地址为1234E8F8H的话（一共32位），那么最后4位就是1000（对应十六进制数的最后一位“8”），而中间10位，则应从E8F（1110 1000 1111）中获取，得到10 1000 1111。因此，内存地址为1234E8F8H的单元装入的Cache地址为10 1000 1111 1000。

直接映射方式的优点是比较容易实现，缺点是不够灵活，有可能使Cache的存储空间得不到充分利用。例如，假设Cache有8块，则主存的第1块与第17块同时复制到Cache的第1页，即使Cache其他页面空闲，也有一个主存页不能写入Cache。

（2）全相联映射。全相联映射使用相联存储器组成的Cache存储器。在全相联映射方式中，主存的每一页可以映射到Cache的任一页。如果淘汰Cache中某一页的内容，则可调入任一主存页中的内容，因而较直接映射方式灵活。

在全相联映射方式中，主存地址不能直接提取Cache页号，而是需要将主存页标记与Cache各页的标记逐个比较，直到找到标记符合的页（访问Cache命中），或者全部比较完后仍无符合的标记（访问Cache失败）。因此这种映射方式速度很慢，失掉了高速缓存的作用，这是全相联映射方式的最大缺点。如果让主存页标记与各Cache标记同时比较，则成本又太高。全相联映像方式因比较器电路难于设计和实现，只适用于小容量Cache。

（3）组相联映射。组相联映射是直接映射和全相联映射的折中方案。它将Cache中的块再分成组，通过直接映射方式决定组号，通过全相联映射的方式决定Cache中的块号。在组相联映射方式中，主存中一个组内的块数与Cache的分组数相同。

例如：容量为64块的Cache采用组相联方式映像，每块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为多少位？主存区号（组号）为多少位？这样的题目，首先根据主存与Cache块的容量需一致，即每个内存块的大小也是128个字，因此共有128×4096个字（2¹⁹个字），即主存地址需要19位。因为Cache分为16组，所以主存需要分为4096/16=256组，即2⁸组，因此主存组号需8位。

在组相联映射中，由于Cache中每组有若干可供选择的页，因而它在映像定位方面较直接映像方式灵活；每组页数有限，因此付出的代价不是很大，可以根据设计目标选择组内页数。

淘汰算法

当Cache产生了一次访问未命中之后，相应的数据应同时读入CPU和Cache。但是当Cache已存满数据后，新数据必须淘汰Cache中的某些旧数据。最常用的淘汰算法有随机淘汰法、先进先出法（First In and First Out, FIFO）和近期最少使用淘汰法（Least Recently Used, LRU）。其中平均命中率最高的是LRU算法。

写操作

因为需要保证缓存在Cache中的数据与内存中的内容一致，相对读操作而言，Cache的写操作比较复杂，常用的有以下几种方法。

（1）写直达（write through）。当要写Cache时，数据同时写回内存，有时也称为写通。

（2）写回（write back）。CPU修改Cache的某一行后，相应的数据并不立即写入内存单元，而是当该行从Cache中被淘汰时，才把数据写回到内存中。

（3）标记法。对Cache中的每一个数据设置一个有效位。当数据进入Cache后，有效位置1；而当CPU要对该数据进行修改时，数据只需写入内存并同时将该有效位清0。当要从Cache中读取数据时需要测试其有效位：若为1则直接从Cache中取数，否则从内存中取数。

CPU

CPU即中央处理器，它是计算机系统的核心部分。刚才所列的系统性能评价指标都是围绕CPU的。当然，这些指标的评价结果是建立在CPU与其他系统部件（如内存）的协同工作的基础上的。单就CPU而言，考察它在系统中的工作性能要关注CPU利用率、队列长度、每秒中断次数，等。

存储体系

计算机中，用于存放程序或数据的存储部件有CPU内部寄存器、高速缓冲存储器（Cache）、主存储器（内存储器、内存）和辅存（外存储器、外存）。它们的存取速度不一样，从快到慢依次为寄存器→Cache→内存→辅存。一般来讲，速度越快，成本就会越高。因为成本高，所以容量就会越小。严格来说，CPU内部寄存器不算存储系统。因此，在计算机的存储系统体系中，Cache是访问速度最快的设备。

主存储器

内存采用的是随机存取方式，因此简称为RAM。如果计算机断电，则RAM中的信息会丢失。内存需对每个数据块进行编码，即每个单元有一个地址，这就是所谓的内存编址问题。内存一般按照字节编址或按照字编址，通常采用的是十六进制表示。例如，假设某内存储器按字节编址，地址从A4000H到CBFFFH，则表示该存储器有（CBFFFA4000）+1个字节（28 000H字节），也就是163 840个字节（160KB）。

编址的基础可以是字节，也可以是字（字是由一个或多个字节组成的），要算地址位数，首先应计算要编址的字或字节数，然后对其求2的对数即可得到。例如，上述内存的容量为160KB，则需要18位地址来表示（2¹⁷=131 072，2¹⁸=262 144）。

内存这个知识点的另外一个问题就是求存储芯片的组成问题。实际的存储器总是由一片或多片存储器配以控制电路构成。其容量为W×B，W是存储单元的数量，B表示每个单元由多少位组成。如果某一芯片规格为w×b，则组成W×B的存储器需要用（W/w）×（B/b）块芯片。例如，上述例子中的存储器容量为160KB，若用存储容量为32K×8b的存储芯片构成，因为1B=8b（一个字节由8位组成），则至少需要（160K/32K）×（1B/8）=5块。

高速缓冲存储器

Cache的功能是提高CPU数据输入输出的速率，突破所谓的“冯·诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但因其价格高昂，如果计算机的内存完全由这种高速存储器组成，则会大大增加计算机的成本。因此通常在CPU和内存之间设置小容量的高速存储器Cache。Cache容量小但速度快，内存速度较低但容量大，通过优化调度算法，系统的性能会大大改善，就如同其存储系统容量与内存相当而访问速度近似于Cache。

使用Cache改善系统性能的依据是程序的局部性原理。依据局部性原理，把内存中访问概率高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容。如果有，则直接从Cache中读取；若没有，再从内存中读取该数据，然后同时送往CPU和Cache。如果CPU需要访问的内容大多都能在Cache中找到（称为访问命中），则可以大大提高系统性能。

如果以h代表对Cache的访问命中率（“1-h”称为失效率，或者称为未命中率），t₁表示Cache的周期时间，t₂表示内存的周期时间，在读操作中使用“Cache+主存储器”的系统的平均周期为t₃。则：

t₃=t₁×h+t₂×（1-h）

系统的平均存储周期与命中率有很密切的关系，命中率的提高即使很小也能导致性能上的较大改善。

当CPU发出访存请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问。这个过程称为Cache的地址映射。常见的映射方法有直接映射、相联映射和组相联映射。

当Cache产生了一次访问未命中之后，相应的数据应同时读入CPU和Cache。但是当Cache已存满数据后，新数据必须淘汰Cache中的某些旧数据。最常用的淘汰算法有随机淘汰法、先进先出淘汰法（FIFO）和近期最少使用淘汰法（LRU）。

因为需要保证缓存在Cache中的数据与内存中的内容一致，相对于读操作而言，Cache的写操作比较复杂，常用的有以下几种方法。

（1）写直达（Write Through）。当要写Cache时，数据同时写回内存，有时也称为写通。

（2）写回（Write Back）。CPU修改Cache的某一行后，相应的数据并不立即写入内存单元，而是当该行从Cache中被淘汰时才把数据写回到内存中。

（3）标记法。对Cache中的每一个数据设置一个有效位，当数据进入Cache后，有效位置1；而当CPU要对该数据进行修改时，数据只需写入内存并同时将该有效位清0。当要从Cache中读取数据时需要测试其有效位：若为1则直接从Cache中取数，否则从内存中取数。

磁盘

本知识点的要点是掌握与磁盘相关的最重要的概念与计算公式。

磁盘是最常见的一种外部存储器，它是由一至多个圆形磁盘组成的，其常见技术指标如下。

（1）磁道数=（外半径-内半径）×道密度×记录面数

说明：硬盘的第一面与最后一面是起保护作用的，一般不用于存储数据，所以在计算的时候要减掉。例如，6个双面的盘片的有效记录面数是6×2-2=10。

（2）非格式化容量=位密度×3.14×最内圈直径×总磁道数

说明：每个磁道的位密度是不相同的，但每个磁道的容量却是相同的。一般来说，0磁道是最外面的磁道，其位密度最小。

（3）格式化容量=总磁道数×每道扇区数×扇区容量

（4）平均数据传输速率=每道扇区数×扇区容量×盘片转速

说明：盘片转速是指磁盘每秒钟转多少圈。

（5）存取时间=寻道时间+等待时间

说明：寻道时间是指磁头移动到磁道所需的时间；等待时间为等待读写的扇区转到磁头下方所用的时间。显然，寻道时间与磁盘的转速没有关系。

RAID

廉价磁盘冗余阵列（Redundant Array of Inexpensive Disks，RAID）技术旨在缩小日益扩大的CPU速度和磁盘存储器速度之间的差距。其策略是用多个较小的磁盘驱动器替换单一的大容量磁盘驱动器，同时合理地在多个磁盘上分布存放数据以支持同时从多个磁盘进行读写，从而改善了系统的I/O性能。小容量驱动器阵列与大容量驱动器相比，具有成本低、功耗小和性能好等优势；低代价的编码容错方案在保持阵列的速度与容量优势的同时保证了极高的可靠性，同时也较容易扩展容量。但是由于允许多个磁头同时进行操作以提高I/O数据传输速度，因此不可避免地提高了出错的概率。为了补偿可靠性方面的损失，RAID使用存储的校验信息来从错误中恢复数据。最初，inexpensive一词主要针对当时另一种技术（Single Large Expensive Disk，SLED）而言，但随着技术的发展，SLED已是明日黄花，RAID和non-RAID皆采用了类似的磁盘技术。因此RAID现在代表独立磁盘冗余阵列（Redundant Array of Independent Disks），同时用independent来强调RAID技术所带来的性能改善和更高的可靠性。

RAID机制中共分8个级别，RAID应用的主要技术有分块技术、交叉技术和重聚技术。

（1）RAID 0级（无冗余和无校验的数据分块）：具有最高的I/O性能和最高的磁盘空间利用率，易管理，但系统的故障率高，属于非冗余系统。它主要应用于那些关注性能、容量和价格而不是可靠性的应用程序。

（2）RAID 1级（磁盘镜像阵列）：由磁盘对组成，每一个工作盘都有其对应的镜像盘，上面保存着与工作盘完全相同的数据拷贝，具有最高的安全性，但磁盘空间利用率只有50%。RAID 1主要用于存放系统软件、数据及其他重要文件。它提供了数据的实时备份，一旦发生故障，所有的关键数据即刻就可重新使用。

（3）RAID 2级（采用纠错海明码的磁盘阵列）：采用了海明码纠错技术，用户需增加校验盘来提供单纠错和双验错功能。对数据的访问涉及阵列中的每一个盘。大量数据传输时I/O性能较高，但不利于小批量数据传输，因此实际应用中很少使用。

（4）RAID 3级和RAID 4级（采用奇偶校验码的磁盘阵列）：把奇偶校验码存放在一个独立的校验盘上。如果有一个盘失效，其上的数据可以通过对其他盘上的数据进行异或运算得到。读数据很快，但因为写入数据时要计算校验位，因此速度较慢。

（5）RAID 5级（无独立校验盘的奇偶校验码磁盘阵列）：与RAID 4类似，但没有独立的校验盘，校验信息分布在组内所有盘上，对于大批量和小批量数据的读写性能都很好。RAID4级和RAID 5级使用了独立存取技术，阵列中每一个磁盘都相互独立地操作，所以I/O请求可以并行处理。因此，该技术非常适合于I/O请求率高的应用，而不太适应于要求高数据传输率的应用。与其他方案类似，RAID 4级和RAID 5级也应用了数据分块技术，但块的尺寸相对大一些。

（6）RAID 6级（具有独立的数据硬盘与两个独立的分布式校验方案）：在RAID 6级的阵列中设置了一个专用的、可快速访问的异步校验盘。该盘具有独立的数据访问通路，但其性能改进有限，价格却很昂贵。

（7）RAID 7级（具有最优化的异步高I/O速率和高数据传输率的磁盘阵列）：是对RAID6级的改进。在这种阵列中的所有磁盘都具有较高的传输速度，有着优异的性能，是目前最高档次的磁盘阵列。

（8）RAID 10级（高可靠性与高性能的组合）：由多个RAID等级组合而成，建立在RAID 0级和RAID 1级基础上。RAID 1级是一个冗余的备份阵列，而RAID 0级是负责数据读写的阵列，因此该等级又称为RAID 0+1级。由于利用了RAID 0极高的读写效率和RAID 1级较高的数据保护和恢复能力，使RAID 10级成为了一种性价比较高的等级，目前几乎所有的RAID控制卡都支持这一等级。

高速缓存

高速缓存（Cache）由快速半导体存储器构成，用来存放当前最活跃的程序和数据，其内容是主存局部域的副本，对程序员来说是透明的。

高速缓存的组成

Cache存储器中控制部分的功能是判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。命中时直接对Cache存储器寻址；未命中时，要按照替换原则决定主存的一块信息放到Cache存储器的哪一块里。

现代CPU中Cache分为了多个层级，如下图所示。

三级Cache示意图

在多级Cache的计算机中，Cache分为一级（L1 Cache）、二级（L2Cache）、三级（L3 Cache）等，CPU访存时首先查找L1 Cache，如果不命中，则访问L2Cache，直到所有级别的Cache都不命中，才访问主存。通常要求L1 Cache的速度足够快，以赶上CPU的主频。如果Cache为两级，则L1 Cache的容量一般都比较小，为几千字节到几十千字节；L2 Cache则具有较高的容量，一般为几百字节到几兆字节，以使高速缓存具有足够高的命中率。

高速缓存中的地址映像方法

在CPU工作时，送出的是主存单元的地址，而应从Cache存储器中读／写信息。这就需要将主存地址转换成Cache存储器的地址，这种地址的转换称为地址映像。Cache的地址映像有如下3种方法。

（1）直接映像。直接映像是指主存的块与Cache块的对应关系是固定的，如下图所示。

直接映像示意图

在这种映像方式下，由于主存中的块只能存放在Cache存储器的相同块号中，因此，只要主存地址中的主存区号与Cache中记录的主存区号相同，则表明访问Cache命中。一旦命中，由主存地址中的区内块号立即可得到要访问的Cache存储器中的块，而块内地址就是主存地址中给出的低位地址。

直接映像方式的优点是地址变换很简单，缺点是灵活性差。例如，不同区号中块号相同的块无法同时调入Cache存储器，即使Cache存储器中有空闲的块也不能利用。

（2）全相联映像。全相联映像如下图所示。同样，主存与Cache存储器均分成大小相同的块。这种映像方式允许主存的任一块可以调入Cache存储器的任何一个块的空间中。

全相联映像示意图

例如，主存为64MB，Cache为32KB，块的大小为4KB（块内地址需要12位），因此主存分为16384块，块号从0～16383，表示块号需要14位，Cache分为8块，块号为0～7，表示块号需3位。存放主存块号的相联存储器需要有Cache块个数相同数目的单元（该例中为8），相联存储器中每个单元记录所存储的主存块的块号，该例中相联存储器每个单元应为14位，共8个单元。

在地址变换时，利用主存地址高位表示的主存块号与Cache中相联存储器所有单元中记录的主存块号进行比较，若相同即为命中。这时相联存储器单元的编号就对应要访问Cache的块号，从而在相应的Cache块中根据块内地址（上例中块内地址是12位，Cache与主存的块内地址是相同的）访问到相应的存储单元。

全相联映像的主要优点是主存的块调入Cache的位置不受限制，十分灵活。其主要缺点是无法从主存块号中直接获得Cache的块号，变换比较复杂，速度比较慢。

（3）组相联映像。这种方式是前面两种方式的折中。具体方法是将Cache中的块再分成组。例如，假定Cache有16块，再将每两块分为1组，则Cache就分为8组。主存同样分区，每区16块，再将每两块分为1组，则每区就分为8组。

组相联映像就是规定组采用直接映像方式而块采用全相联映像方式。也就是说，主存任何区的0组只能存到Cache的0组中，1组只能存到Cache的1组中，以此类推。组内的块则采用全相联映像方式，即一组内的块可以任意存放。也就是说，主存一组中的任一块可以存入Cache相应组的任一块中。

在这种方式下，通过直接映像方式来决定组号，在一组内再用全相联映像方式来决定Cache中的块号。由主存地址高位决定的主存区号与Cache中区号比较可决定是否命中。主存后面的地址即为组号。

替换算法

替换算法的目标就是使Cache获得尽可能高的命中率。常用算法有如下几种。

（1）随机替换算法。就是用随机数发生器产生一个要替换的块号，将该块替换出去。

（2）先进先出算法。就是将最先进入Cache的信息块替换出去。

（3）近期最少使用算法。这种方法是将近期最少使用的Cache中的信息块替换出去。

（4）优化替换算法。这种方法必须先执行一次程序，统计Cache的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。

Cache性能分析

Cache的性能是计算机系统性能的重要方面。命中率是Cache的一个重要指标，但不是最主要的指标。Cache设计的目标是在成本允许的条件下达到较高的命中率，使存储系统具有最短的平均访问时间。设H_c为Cache的命中率，t_c为Cache的存取时间，t_m为主存的访问时间，则Cache存储器的等效加权平均访问时间t_a为：

t_a=H_ct_c+（1-H_c）t_m=t_c+（1-H_c）（t_m-t_c）

这里假设Cache访问和主存访问是同时启动的，其中，t_c为Cache命中时的访问时间，（t_m-t_c）为失效访问时间。如果在Cache不命中时才启动主存，则

t_a=t_c+（1-H_c）t_m

Cache的命中率与Cache容量的关系如下图所示。Cache容量越大，则命中率越高，随着Cache容量的增加，其失效率接近0%（命中率逐渐接近100%）。但是，增加Cache容量意味着增加Cache的成本和增加Cache的命中时间。

Cache容量与命中率的关系

在指令流水线中，Cache访问作为流水线中的一个操作阶段，Cache失效将影响指令的流水。因此，降低Cache的失效率是提高Cache性能的一项重要措施。当Cache容量比较小时，容量因素在Cache失效中占有比较大的比例。降低Cache失效率的方法主要有选择恰当的块容量、提高Cache的容量和提高Cache的相联度等。

高速缓存（Cache）

Cache是一种比常见内存（RAM）更快的存储器，在存储位置上位于处理器和外部内存之间，一般称之为高速缓冲存储器。众所周知，程序由代码和数据组成，在一般情况下由于容量限制代码和数据需要存放在内存中，当处理器要执行程序时就需要不断地访问内存，出于技术和成本问题，内存的读取速度通常比CPU的速度慢很多，因此这会严重制约系统的实际性能。

在实际程序运行过程中，处理器对内存的访问并不是完全随机的，在某个时间段内，CPU总是访问当前内存地址的相邻地址，也就是说程序对内存的访问符合局部性原理。基于程序局部性原理，通过在CPU和外部存储设备之间设计高速缓冲器（Cache），让其进行外部存储设备的局部存储，从而可以提升CPU对外部存储设备的访问效率。Cache的主要功能是对外部存储设备（一般指内存）的缓冲，在一般的Cache设计中，Cache把整个内存分成大小相同的块，块的大小因不同Cache芯片的实现而不同。因此，Cache内部的地址是由块号和块内偏移组成。下图给出了Cache的逻辑工作示意图，其实现过程如下。

Cache工作机制示意图

（1）Cache收到CPU访问内存的地址。

（2）Cache将CPU访问内存的地址分解为块号和块内偏移。

（3）利用（2）中分解的块号查找Cache内部的Cache块。

（4）如果用（2）中的块号找到一个Cache块，即表示命中，然后用（2）中分解的块内偏移去索引该块中的数据：如果当前是读内存，即可立即将Cache中缓存的数据返回给CPU；如果是写操作，根据Cache的类型不同，动作会不同。

（5）如果（3）中没有找到对应的Cache块，即表示未命中。

（6）如果Cache未命中，Cache首先查找Cache内部有没有空闲块。

（7）如果（6）中Cache找到一个空闲块，就在该块中装入CPU访问内存地址对应的内存块，同时，如果是读内存操作就把这个地址对应的数据返回给CPU。如果是写内存操作，根据Cache的类型不同，动作也会不同。

（8）如果在（6）过程中没有找到一个空闲块，需要使用Cache管理中的块替换策略，找出Cache中可替换出去的块。如果CPU是读内存操作，那么根据替换块的块号和状态，Cache会决定是否把这个块回写到内存中（或者直接废除），最后在该替换出去的块中装入CPU访问内存地址对应的内存块，同时把这个地址对应的数据返回给CPU。如果CPU是写内存操作，根据Cache的类型不同，Cache的动作也会不同。

根据程序访问的局部性原理可知，CPU在某一特定的时间段内会对Cache保持很高的命中率。因此，在该时间段内，CPU就可以直接从Cache中获取指令或数据，从而提升系统的性能。根据Cache的工作机制，可以把Cache分为多种类型，典型的包括回写式Cache和写通式Cache。

题号导航 2018年下半年网络管理员上午试卷综合知识

本试卷我的完整做题情况



	第4题在手机中做本题