|
|
|
知识路径： > 嵌入式系统硬件基础知识 > 数字电路基础 > 组合逻辑电路和时序逻辑电路 > 组合逻辑电路和时序逻辑电路 > 组合逻辑电路 >
|
被考次数：1次
被考频率：低频率
总体答错率：64%
知识难度系数： 
|
由 软考在线 用户真实做题大数据统计生成
|
|
考试要求：掌握
相关知识点：5个
|
|
|
|
|
译码器又称为解码器（decoder），译码器是一种多输入多输出的组合逻辑网络，它有n个输入端，m个输出端。与译码器对应的是编码器（encoder），它实现的是译码器的逆功能。译码器的框图如下图所示。
|
|
|
|
|
|
|
|
每输入一个n位的二进制代码，在m个输出端中最多有一个有效。译码器的输入端和输出端之间应满足下列关系：
|
|
|
|
|
|
m=2n时，称为全译码；当m<2n时，称为部分译码。
|
|
|
|
|
|
|
|
| |
|
|
|
|
|
2011年下半年
嵌入式系统设计..
上午试卷 综合知识
|
第6题
选择题 |
|
64%
|
|
|
|
|
|
|
|
|
|
| |
|
|
|
